AMD 正逐步准备在其新一代 EPYC "Venice" 服务器处理器家族中推出下一代 "Zen 6" 系列处理器。与此同时，"Zen 7" 架构的开发也已进行相当一段时间，现在我们似乎终于获悉 AMD 将为其这一代 CPU 采用哪个制造节点。据台湾媒体 Commercial Times 报道，AMD 据称正在考虑使用 TSMC 的 A14 节点，正式将其产品推进至首个埃米级节点。读者或许还记得，AMD 近期已经开始在 2 nm 节点上大规模生产其 EPYC "Venice" 处理器，但即将到来的则是 "Zen 6" 架构。我们此前已报道过 "Zen 6" 相对于当前 "Zen 5" 的诸多提升，而下一代 "Zen 7" 预计将把性能提升至全新高度，尤其是在全新 TSMC A14 节点带来的功耗与性能增益之下。
对于代号为"Grimlock"的"Zen 7" CCD IP，AMD 计划让其 CPU 架构更贴合 AI 场景，使未来处理工作负载能够更好地利用每个 CCD 中 16 个 CPU 核心的处理能力。其中关键特性包括 AVX10 和 ACE。AVX10 统一了 AVX-512 和 AVX2 的特性，以提升向量密集型运算工作负载的性能和兼容性。ACE（Advanced Matrix Extensions for Matrix Manipulation，矩阵操作高级矩阵扩展）是一个行业标准的矩阵数学指令集，可适用于从智能手机到服务器的广泛设备。Zen 7 新增的其他 ISA 特性还包括 FRED（Flexible Return and Event Delivery，灵活返回与事件传递），它取代了当前的设备中断模型，以降低系统级延迟。Zen 7 还实现了 ChkTag x86 内存标记技术，用于应对由缓冲区溢出和释放后使用错误引起的各种内存级数据漏洞。其中 FRED 尤为引人注目——这是 Intel 此前在其 x86S 轻量级 ISA 标准中着力开发的一项特性。
阅读全文
原文链接：AMD "Zen 7" IP to Use TSMC A14 Node and More Advanced Packaging
中文由 deepseek-v4-flash 大语言模型翻译，不保证其准确性。