JEDEC（固态技术协会），作为微电子行业标准制定的全球领导者，今日宣布其逻辑与 DRAM 模组 JC-40 和 JC-45 委员会取得的多项里程碑成果：正式发布新版 DDR5 多级排数据缓冲器（MDB）标准；稳步推进多级排寄存时钟驱动器（MRCD）标准；以及持续推动 DDR5 多级排 DIMM（MRDIMM）Gen 2 路线图，旨在实现更高带宽的 DDR5 MRDIMM 设计。
- 已发布：JESD82-552（DDR5MDB02）多级排数据缓冲器
- 即将发布：JESD82-542（DDR5MRCD02）多级排寄存时钟驱动器
- 进行中：MRDIMM Gen 2 模组标准接近完成
- 开发中：面向 12,800 MT/s 的 Gen 2 DDR5 MRDIMM 裸卡设计以及 MRDIMM Gen 3 模组标准开发工作，其底层内存接口逻辑已趋于最终定稿
阅读全文
原文链接：JEDEC Updates DDR5 MRDIMM Standards with New Interface Logic, Expands Roadmap
中文由 deepseek-v4-flash 大语言模型翻译，不保证其准确性。